TSMC, 2029년까지 제조공정 기술 로드맵 발표

TSMC가 4월 22일 개최한 행사(North America Technology Symposium 2026)에서 2029년까지를 내다본 새로운 반도체 제조공정 로드맵을 제시했다. 핵심은 A14 축소판에 해당하는 A13, AI와 HPC용으로 후면 전력 공급을 도입하는 A12, 2nm 세대 확장판인 N2U이며 이와 함께 첨단 패키징, 차량용, 디스플레이 드라이버용 기술 계획도 함께 제시했다.

이번 발표에서 가장 전면에 내세운 건 A13. A13은 2025년 발표된 A14 직접 축소판(direct shrink)으로 자리매김되며 A14 대비 면적을 6% 줄이면서도 설계 규칙을 A14와 완전 하위 호환으로 유지해 고객이 비교적 적은 재설계로 이전할 수 있도록 한 게 특징. 또 DTCO 기술을 통해 전력 효율과 성능도 향상되며 양산 개시는 A14보다 1년 뒤인 2029년으로 예정되어 있다.

A12는 A14 계열 강화판으로 슈퍼파워레일(Super Power Rail)을 통한 후면 전원 공급 기술(BSPDN)을 채택해 AI와 HPC용 공정으로 2029년 생산 시작이 예정되어 있다.

한편 TSMC 2nm 공정 기술인 N2U는 N2P 대비 3~4% 속도 향상 또는 동일 속도에서 8~10% 전력 절감, 1.02~1.03배 로직 밀도 향상을 달성하는 2nm 플랫폼 확장판으로 2028년 생산 시작이 예정되어 있다. 성숙한 2nm 기반과 수율을 활용하면서 N2P IP 자산과의 호환성을 유지해 투자 회수를 촉진하려는 의도가 있으며 클라이언트용 뿐 아니라 AI, HPC, 모바일까지 아우르는 균형형 선택지로 평가된다.

반면 AI 데이터센터용 고성능 라인에서는 A16과 A12가 중심축이다. 보도에 따르면 A16은 원래 2026년 양산 개시가 예상됐지만 실제 양산은 고객 제품 일정에 맞춰 2027년으로 정리됐으며 이후 2029년 A12가 뒤를 잇는 구조다. 또 A16과 별도로 N2X도 유지되며 이는 기존 전면 전력 공급 방식을 사용하면서 고클록을 노리는 성능 특화형 공정으로 병존할 전망이다.

TSMC는 이번 로드맵은 로직 미세화 뿐 아니라 AI 시대를 뒷받침하는 실장 기술 확장도 큰 축이라고 설명했다. TSMC 2.5D 적층 패키징 기술인 CoWoS는 이미 생산 중인 5.5 레티클(4,720mm²) 제품에 적용되고 있으며 2028년에는 대형 연산 다이 10개와 HBM 20 스택 전후를 통합할 수 있는 14 레티클(1만 2,000mm²) 규모로 양산할 계획이다. 또 2029년에는 이를 더 확장해 40 레티클(3만 43,200mm²)급 SoW-X(초대형 집적 회로) 양산도 예상된다.

2029년 양산 예정인 A14-to-A14 SoIC는 3D 칩 적층 기술로 이전 세대 N2-on-N2 SoIC 대비 다이 간 I/O 밀도를 1.8배 향상시킨다. 데이터센터 AI 가속을 위한 TSMC 차세대 코패키지드 옵틱스 기술(COUPE on substrate)은 2026년 양산에 들어갈 예정이며 기판 위 탈착형 광 모듈 대비 전력 효율 2배, 지연 시간 10분의 1을 달성한다고 강조했다.

차량 및 로보틱스 분야에서는 나노시트 트랜지스터를 적용한 첫 차량용 공정인 N2A가 발표됐다. N2A는 N3A 대비 동일 전력에서 15~20% 성능 향상이 기대되며 AEC-Q100 인증 완료는 2028년으로 예정되어 있다. 또 N2P 설계 키트 내에서 차량용 조건을 반영할 수 있는 설계 키트(Auto-Use)를 제공해 N2A 완전 인증 이전부터 개발을 시작하기 쉽게 한다는 방침도 제시됐다.

N3A 역시 2026년 생산에 돌입하며 2023년부터의 프로그램(Auto Early)을 통해 이미 10건 이상 제품 계획이 진행 중인 것으로 알려졌다.

디스플레이 드라이버용 N16HV도 발표됐다. 고전압 기술을 FinFET 세대로 확장한 것으로, 기존 N28HV 대비 게이트 밀도를 41% 높이고 소비전력을 35% 줄일 수 있다. 근시용 디스플레이에서는 다이 면적을 40% 축소하고 소비전력을 20% 이상 절감할 수 있어 스마트 글라스 같은 응용에서 사용성을 높일 것으로 기대된다.

보도에선 이번 로드맵에 대해 TSMC가 첨단 로직 미세화를 추진하는 동시에 클라이언트용과 AI·HPC용에서 서로 다른 진화 속도를 취하는 이중 전략을 명확히 한 것이라고 평가했다. A13이나 N2U처럼 설계 자산 재활용과 이식 용이성을 중시하는 계열과 A12 및 첨단 패키징처럼 전력 공급과 실장 규모까지 포함해 AI 시대 요구에 대응하려는 계열을 병행 제시해 TSMC가 2029년까지의 경쟁 축을 미세화 뿐 아니라 실장 기술을 포함한 시스템 전체 확장으로 설정했다는 게 이번 발표를 통해 더 분명해졌다고 볼 수 있다. 관련 내용은 이곳에서 확인할 수 있다.