IBM, 세계 첫 0.7nm 노드 칩 기술 발표했다

IBM이 6월 25일 세계에서 처음으로 0.7nm, 7Å(옹스트롬) 노드 칩 기술을 발표했다. 이 기술은 나노스택(nanostack)이라는 3차원 트랜지스터 아키텍처를 기반으로 하고 있으며 반도체 미세화가 물리적 한계에 근접하는 가운데 컴퓨터 가전, 통신기기, 수송 시스템, 핵심 인프라 성능과 효율을 높이는 기반 기술이 될 것이라고 밝히고 있다.

IBM 7Å, 그러니까 0.7nm 노드 칩은 손톱만 한 크기 칩에 1,000억 개 트랜지스터를 집적한다. 이 새로운 칩은 2021년 발표한 2nm 노드 칩과 비교해 트랜지스터 밀도가 거의 2배가 된다고 한다.

IBM은 구조와 소재에 관한 복수 기술 혁신을 통해 칩 각 부분이 원자 크기에 근접하는 영역에서도 성능과 에너지 효율을 높일 수 있는 가능성을 제시했다고 설명하고 있다. IBM에 따르면 0.7nm 노드 칩 기술이 2nm 노드 칩 대비 최대 50% 높은 성능 또는 70% 높은 에너지 효율을 실현할 전망이며 생성형 AI와 클라우드 인프라, 차세대 전자기기 등에서 연산 능력 확대와 소비전력 억제가 기대되고 있다.

기반이 되는 나노스택은 나노시트를 바탕으로 한 업계 최초라는 3D 트랜지스터 구조다. 나노시트는 IBM이 개발한 것으로 첨단 반도체에서 사용되는 주요 설계 기술 중 하나가 되어 있다. 나노스택은 트랜지스터를 수직 방향으로 쌓아 올리고 배치를 엇갈리게 하는 3D 순차 집적을 활용해 같은 면적에 더 많은 트랜지스터를 수용한다.

적층된 각 층에는 서로 다른 소재 조합을 채택할 수 있어 각 트랜지스터 성능과 소비전력을 개별적으로 최적화할 수 있다. IBM은 CMOS 통합에서의 초박막 유전체 접합, 2종류 채널을 설계하는 기술, CMOS 인버터(CMOS inverter) 실제 동작을 통해 나노스택을 검증했다. 검증 결과는 나노스택이 물리적으로 제조 가능하며 실제 연산 처리를 담당할 수 있음을 보여주는 것이라고 밝혔다.

IBM 연구팀은 반도체 연구 심포지엄인 VLSI 2026에서 나노스택을 활용한 SRAM 비트셀 높이를 40% 축소할 수 있다고 제시했다. SRAM은 고속 읽기·쓰기를 담당하는 메모리로 AI 처리에 필요한 고대역폭 데이터 전송을 지원하는 역할을 한다. IBM은 SRAM 비트셀 점유 면적을 줄여 같은 칩 면적에 더 많은 SRAM을 탑재하고 AI 처리에서 요구되는 고대역폭 데이터 접근을 지원하기 용이해진다고 설명하고 있다.

0.7nm나 7Å이라는 노드명은 칩 내부 구조물에 대한 정확한 치수가 아니라 제조 기술 세대를 나타내는 명칭이다. IBM은 나노스택을 통해 로직 반도체를 처음으로 1nm 미만 노드로 확장할 수 있다고 밝히고 있다. IBM 반도체 로드맵은 나노스택을 활용해 최소 10년간 미세화를 계속할 전망이며 IBM은 빠르면 향후 5년 이내에 양산으로 나아갈 경로가 있다고 밝혔다. 다만 IBM은 양산용 반도체를 자체 제조하지 않고 있으며 이번 기술을 상용화할 파트너 기업은 공개하지 않았다.

IBM과 파트너 기업은 뉴욕주 올버니(Albany)에 있는 반도체 연구 시설에서 연구를 진행하고 있다. 이 시설에는 ASML 차세대 노광 기술인 하이 NA EUV 노광 장비가 도입될 예정이라고 한다. 나아가 IBM은 램리서치, 도쿄일렉트론, 스크린 세미컨덕터 솔루션즈 같은 기업과 하이 NA EUV용 공정 및 장비를 공동 개발해 이미 동작하는 디바이스를 실증하고 있다. 또 IBM은 세계 첫 양자 전문 파운드리라는 앤더론(Anderon)을 독립 사업 회사로 설립할 계획도 공표했다. 관련 내용은 이곳에서 확인할 수 있다.